SynaptiCAD公司出品的EDA(电子设计自动化)工具集合，用于电子互动设计工具，这个互动概念贯穿于所有的接口。包括HDL输入、仿真、测试、波形分析、管脚映射工具等等,是一个很完整的EDA方案。SynaptiCAD Product Suite 由电机工程师创造设计的一款电子互动设计工具，这个互动概念贯穿于所有的接口。您可以开始分析和模拟设计理念，毋须经完成整个电路模型或示意图，帮助工程师他们的设计进行批判性的审视。
软件主要内容说明
- 项目级功能
1、Project Window中的New Port Mappings和Parm Mappings文件夹显示了测试模型如何连接到测试平台。此外，让用户更改映射。
2、Port Mappings图标颜色指示映射是默认映射(绿色)还是自定义映射(橙色)。在默认映射中，在测试平台中创建的信号与被测模型中端口的确切名称相匹配。当您想要测试诸如两个级联并行加法器电路之类的设计而不首先创建包装两个加法器的模块时，自定义映射会很有用。
- BuHunter功能
1、tep Over和Step Into按钮将启动模拟器(如果尚未启动)。
2、GUI允许您在模拟完成后查询模拟状态，直到您按下红色“结束模拟”按钮。必须先按“结束模拟”按钮，然后才能开始新的模拟。
3、为GUI添加了模拟调用堆栈显示。这对于调试任务和函数的调用很有用。
- 时序图级别功能
1、在项目窗口中显示包变量以便于调试。
2、在“项目”菜单中添加了“导出时序图”，以将项目中列出的所有时序图导出为特定格式。 此功能适用于WaveFormer Pro和DataSheet Pro。 请参见第11、3节“导出一般说明”。
3、新的命令行选项-M将第二个时序图合并到正在加载的时序图(以前此功能只能从GUI访问，现在可以作为批处理操作执行)。
4、扩展vcd文件导入兼容性。
核心功能
BugHunter Pro：
一款用以 Verilog， VHDL 和 C 模拟器的图型调节系统软件。BugHunter 适用全部关键的 HDL 模拟器，其关键作用包含：单一流程调节、波型数据信息推流、项目风险管理这些。能够探测程序流程与协助系统软件的互动全过程进而发觉存在的问题。
VeriLogger Pro：
Verilog模拟器软件。出示一个综合性了传统式Verilog模拟器全部特点的模拟仿真自然环境，它具备强劲的图型测试矢量素材发生器。VeriLogger的迅速模型测试使客户能够对设计方案中的每一个模型开展“自底向上”的测试。
WaveFormer Pro：
由时序图解析器、模拟器和测试空间向量制作器组成。它为设计方案工作人员出示了一个集成化的自然环境，能够用于开发设计数据和模拟路线的时序图。WaveFormer Pro能够由Spice模拟器，Mathematica，或Matlab等专用工具键入模拟数据信息。还能够运用WaveFormer Pro 內部有着的波型涵数立即形成模拟数据信号;或是将从系统总线上获得的模拟信号转换成模拟数据信号。还能够将模拟数据信号波型逐段线形地转换成Spice模拟器的工作电压信号源。
TestBencher Pro：
用以从单独于語言的时钟频率逻辑性表形成互动式VHDL,Verilog, OpenVera,e, 和TestBuilder 测试标准及系统总线作用的模型。形成的测试标准能出示根据模拟仿真相对的不一样的激起空间向量，便于于测试标准作用做为一个被测试系统软件自然环境的姿势模型一切正常工作中。 TestBencher Pro是一个出色的测试规模性FPGA 和 ASIC设计方案的专用工具。
基本特征
1、PinPort：
提供数字硬件与Verilog 或C++的虚拟接口环境。
2、DataSheet Pro：
时间表文件夹管理工具。
3、Timing Diagrammer Pro：
时间表设计工具。
4、Gigawave Viewer：
波形观测器。
更新日志
1、细节更出众!
2、BUG去无踪
